

## SEMICONDUCTOR DEVICE

**Publication number:** JP6084967

**Publication date:** 1994-03-25

**Inventor:** HORI KYOKO; SAMOTO NORIHIKO

**Applicant:** NIPPON ELECTRIC CO

**Classification:**

- **International:** *H01L29/872; H01L21/338; H01L29/47; H01L29/812;  
H01L21/02; H01L29/40; H01L29/66; (IPC1-7):  
H01L21/338; H01L29/48; H01L29/812*

- **European:**

**Application number:** JP19920231158 19920831


**Priority number(s):** JP19920231158 19920831

**Report a data error here**

### Abstract of JP6084967

**PURPOSE:** To accurately realize a simple method for manufacturing electrodes, wirings having high Schottky barrier and low electric resistance while maintaining thermal stability of a boundary structure between compound semiconductor and metal.

**CONSTITUTION:** Molybdenum is used as metal in contact with compound semiconductor, an insulating film in the electrodes, the wirings having a multilayer structure on III-V compound semiconductor, and a material which has smaller specific resistance than that of the molybdenum and can be vapor-deposited by an electron beam or resistance heating is used as metal for constituting the electrodes, the wirings.



Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平6-84967

(43) 公開日 平成6年(1994)3月25日

(51) Int.Cl. <sup>5</sup>	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 L 21/338				
29/812				
29/48	H	7738-4M		
		7376-4M	H 0 1 L 29/80	M

審査請求 未請求 請求項の数3(全5頁)

(21) 出願番号 特願平4-231158

(22) 出願日 平成4年(1992)8月31日

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 堀 恭子

東京都港区芝五丁目7番1号 日本電気株式会社内

(72) 発明者 佐本 典彦

東京都港区芝五丁目7番1号 日本電気株式会社内


(74) 代理人 弁理士 岩佐 義幸

(54) 【発明の名称】 半導体装置

(57) 【要約】

【目的】 化合物半導体と金属の界面構造の熱的な安定性を維持しつつ、高いショットキー障壁と低い電気抵抗を有する電極や配線を簡便な製造方法を用いて精度良く実現する。

【構成】 III-V族化合物半導体上の多層構造を有する電極や配線において、化合物半導体や絶縁膜と接触する金属としてモリブデンを用い、電極や配線を構成する金属にモリブデンよりも比抵抗が小さく、かつ電子ビームあるいは抵抗加熱による蒸着が可能な材料を用いる。



## 【特許請求の範囲】

【請求項1】 III-V族化合物半導体上に多層構造からなるショットキー電極を有する半導体装置において、化合物半導体とショットキー接触する金属がモリブデンであり、モリブデン上にモリブデンよりも比抵抗が小さくかつ電子ビーム蒸着あるいは抵抗加熱による蒸着が可能な材料を用いたことを特徴とする半導体装置。

【請求項2】 III-V族化合物半導体MIS構造上の絶縁膜上に多層構造からなる電極を有する半導体装置において、絶縁膜に接触する金属がモリブデンであり、モリブデン上にモリブデンよりも比抵抗が小さくかつ電子ビーム蒸着あるいは抵抗加熱による蒸着が可能な材料を用いたことを特徴とする半導体装置。

【請求項3】 請求項1または2記載の半導体装置において、多層構造を有する配線材料がモリブデンであり、モリブデン上にモリブデンよりも比抵抗が小さくかつ電子ビーム蒸着あるいは抵抗加熱による蒸着が可能な材料を用いたことを特徴とする半導体装置。

## 【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、III-V族化合物半導体装置に関する。

【0002】

【従来の技術】 例えば、特開昭62-52962号公報「半導体装置」によれば、ショットキー電極をモリブデン上にタングステンを積層して形成することにより、耐熱性向上と電極の信頼性向上を図っている。図4に従来例の一例として、MESFETの概略素子断面図を示す。図4において、半絶縁性のGaAs基板21上に、アンドープGaAsバッファ層22、不純物ドーパントGaAs動作層23、不純物ドーパントGaAsコンタクト抵抗低減用キャップ層24が、エピタキシャル成長法により、順次積層されている。そして、不純物ドーパントGaAs動作層23の中央部表面上にモリブデン25とモリブデン25上に積層したタングステン26によりゲート電極が形成され、不純物ドーパントGaAsコンタクト抵抗低減用キャップ層24上にソース電極27およびドレイン電極28がそれぞれ設けられている。

【0003】 一方、III-V族化合物半導体MIS構造上の絶縁膜上に電極を構成する材料としてはタングステンシリサイド等が用いられている。図5に従来例の一例として、MISFETの概略素子断面図を示す。図5において、半絶縁性のGaAs基板121上に、アンドープGaAs電子走行層122、アンドープAlGaAs絶縁膜層123、アンドープGaAs絶縁膜層124が、エピタキシャル成長法により、順次積層されている。そして、アンドープGaAs絶縁膜層124の中央部表面上にタングステンシリサイド125によりゲート電極が形成され、アンドープGaAs絶縁膜層124上にソース電極126およびドレイン電極127がそれぞれ

れ設けられている。

【0004】 また、集積回路用MESFETにおけるセルフアライン構造においては、ゲートとオーミックの電極配線はモリブデンスパッタ、リフトオフで形成されている（エム・ベルツ等、アイ・イー・ディー・エム・テクノロジカル・ダイジェスト、201頁、1979年；

M. Berth et al., IEDM Tech. Dig., 201, 1979）。図6に従来例の一例として、IC用MESFETの概略素子断面図を示す。図6において、半絶縁性のGaAs基板221上に不純物ドーパントGaAs動作層222をイオン注入により素子間分離を行い、不純物ドーパントGaAs動作層222上にゲート電極223を形成し、ゲートパターンに対してセルフアラインによりオーミック電極224を形成する。ゲート電極223とオーミック電極224の配線材料として、モリブデン225をスパッタ、リフトオフにより形成し、層間膜配線として酸化膜226を堆積し、スルーホール堆積後、2層配線227が設けられている。

【0005】 このように、高融点金属を電極や配線材料として用いることにより熱的な安定を維持し、高信頼性を得ることができる。

【0006】

【発明が解決しようとする課題】 ところで、ショットキー電極として、例えば特開昭62-52962号公報「半導体装置」においては、ドライエッチング性を良好に確保するためにモリブデン上にタングステンを形成している。このように、モリブデン上にはタングステンを形成する場合、また、特にドライエッチング工程を有する場合には、蒸着方法としてはスパッタ蒸着法が一般的である。しかし、最近では、ドライプロセスによる表面キャリアの減少等のダメージが問題となっており、ダメージに対する検討も盛んに行われている。（例えば、エイ・ジャリル等、ジャーナル・オブ・フィジックス、59巻、3774頁、1986年；A. Jallil et al., J. Appl. Phys., 59, 3774, 1986）。一方、サブミクロン以下のオーダーの微細パターンを形成する場合には、一般的にリフトオフプロセスが適している。ところが、スパッタ蒸着により積層された金属膜は、膜の成長方法が一定ではないため、リフトオフ時の膜の分離が悪く、リフトオフプロセスにはあまり適していない。

【0007】 そこで、タングステンの電子ビーム蒸着も検討はされている（例えば、ケー・マツモト等、ジャーナル・オブ・フィジックス、21巻、L393頁、1982年；K. Matsumoto et al., Jpn. J. Appl. Phys., 21, L393, 1982）が、融点が3322℃であるため、蒸発源からの輻射熱により、レジストが焼き付く問題があり、輻射熱の対策として蒸着源を細線にして点

蒸着法を行っているが、これは蒸着速度が約0.3オングストローム/秒と著しく遅く、実用化には難しい問題があった。

【0008】また、MISゲートとして利用されているタングステンシリサイド等の高融点金属は、ショットキー電極としても広く用いられているが、ショットキー障壁の高さは0.6eV程度と低く、リーク電流が流れやすくなることが知られており、電気抵抗が100~200 $\mu\Omega$ -cm以上で、単体金属に比べ高いことが問題となる。また、タングステンと同様、スパッタ蒸着による成膜が一般的であり、微細パターンを形成するには厳しい制御条件が必要となる。

【0009】一方、配線材料としてモリブデンを用いているが、さらに抵抗を下げるためには、さらに比抵抗の低い材料を積層する必要がある。

【0010】本発明の目的は、電極や配線に用いる高融点金属において問題となっていた高抵抗、低いショットキー障壁に対し、化合物半導体と金属の界面構造の熱的な安定性を維持しつつ、高いショットキー障壁と低い電気抵抗を有する電極や配線を簡便な製造方法を用いて精度良く実現することのできる半導体装置を提供することにある。

【0011】

【課題を解決するための手段】第1の発明は、III-V族化合物半導体上に多層構造からなるショットキー電極を有する半導体装置において、化合物半導体とショットキー接触する金属がモリブデンであり、モリブデン上にモリブデンよりも比抵抗が小さくかつ電子ビーム蒸着あるいは抵抗加熱による蒸着が可能な材料を用いたことを特徴としている。

【0012】また、第2の発明は、III-V族化合物半導体MIS構造上の絶縁膜上に多層構造からなる電極を有する半導体装置において、絶縁膜に接触する金属がモリブデンであり、モリブデン上にモリブデンよりも比抵抗が小さくかつ電子ビーム蒸着あるいは抵抗加熱による蒸着が可能な材料を用いたことを特徴としている。

【0013】また、第3の発明は、第1または第2の発明において、多層構造を有する配線材料がモリブデンであり、モリブデン上にモリブデンよりも比抵抗が小さくかつ電子ビーム蒸着あるいは抵抗加熱による蒸着が可能な材料を用いたことを特徴としている。

【0014】

【作用】本発明において、例えば化合物半導体と接触する金属として、融点が2610℃であるモリブデンを用いることにより、例えば400℃以上でA1で問題になる相互拡散層の形成等の問題が起こることもなく、化合物半導体と金属の界面構造が熱的に安定であり、障壁電位やn値の特性維持が実現できる。その上、モリブデン単体でも抵抗は5 $\mu\Omega$ -cm程度と十分に低いが、電極または配線を形成する金属として比抵抗がモリブデンよ

りも低い材料(銀、金、アルミニウム等)をモリブデン上に積層することにより、さらに抵抗を低くすることができる。さらに、モリブデンは、GaAsとのショットキー障壁高さが0.8eV程度と、高いショットキー障壁を維持することができる。また、MISゲートや配線においても耐熱性の良い、抵抗の低い電極や配線が実現でき、しかも製造方法として電子ビームや抵抗加熱により蒸着ができるため、リフトオフプロセスを利用することができ、簡便に微細パターンを形成することができるものである。

【0015】

【実施例】次に、本発明の実施例について図面を参照して説明する。

【0016】図1は、第1の発明の一実施例の概略素子断面図である。図1に示すように、半絶縁性GaAs基板11上に、アンドープGaAsバッファ層12、不純物ドーパントGaAs動作層13、不純物ドーパントGaAsコンタクト抵抗低減用キャップ層14が順次エピタキシャル成長により形成されている。ここで、不純物ドーパントGaAsコンタクト抵抗低減用キャップ層14は、オーミック・コンタクトを良好にすための層である。

【0017】次に、成長基板表面にオーミック・コンタクト用金属からなるソース電極15およびドレイン電極16が、リフトオフ法等により形成され、ソース電極15およびドレイン電極16間の不純物ドーパントGaAsコンタクト抵抗低減用キャップ層14が部分的にエッチング除去され、その部分に、電子供給層とショットキー接合する金属をモリブデン17とし、モリブデン17上にチタン18、銀19を積層することによりゲート電極が形成されている。

【0018】ここでは、1例としてモリブデン/チタン/銀という積層構造のゲートをあげたが、モリブデン上のチタン、銀に限るものではなく、III-V族化合物とショットキー接合する金属をモリブデンとすることにより、熱的な信頼性が向上すると共に、ショットキー障壁の高さも0.8eVを維持することができる。しかも上層に銀を配することにより、抵抗を下げることもできるものである。

【0019】ここでは、1例としてGaAs系のMESFETのゲート電極についての実施例を説明したが、これに限るものではなく、2次元電子ガスFET等ショットキー電極を有するすべての半導体装置に同様に利用することができる。また、電極を形成する材料も比抵抗がモリブデンの比抵抗よりも低く、かつ電子ビームあるいは抵抗加熱による蒸着が可能な材料を有すれば、他の材料でもよい。

【0020】この実施例により、熱的な安定性を維持しつつ、低い電気抵抗と高いショットキー障壁を有する電極を、微細にかつ簡便に製造することができるものである。

5

【0021】図2は、第2の発明の一実施例の概略素子断面図である。図2に示すように、半絶縁性GaAs基板111上に、アンドープGaAs電子走行層112、アンドープAlGaAs絶縁膜層113、アンドープGaAs絶縁膜層114が順次エピタキシャル成長により形成されている。

【0022】次に、成長基板表面にオーミック・コンタクト用金属からなるソース電極115およびドレイン電極116がリフトオフ法等により形成され、ソース電極115およびドレイン電極116間のアンドープGaAs絶縁膜層114上に接合する金属をモリブデン117とし、モリブデン117上に順次チタン118、銀119を積層することによりゲート電極が形成されている。

【0023】ここでは、1例としてモリブデン/白金/銀という積層構造のゲートをあげたが、モリブデン上の白金、銀に限るものではなく、絶縁膜接触する金属をモリブデンとすることにより、熱的な安定性を維持できると共に、上層に銀を配することにより、抵抗を下げるることができるものである。

【0024】ここでは、1例としてGaAs系のPチャネルMISFETのゲート電極についての実施例を説明したが、これに限るものではなく、絶縁膜上に電極を有するすべての半導体装置に同様に利用することができる。また、電極を形成する材料も比抵抗がモリブデンの比抵抗よりも低く、かつ電子ビームあるいは抵抗加熱による蒸着が可能な材料を有すれば、他の材料でもよい。

【0025】この実施例により、熱的な安定性を維持しつつ、低い電気抵抗を有する電極を、微細にかつ簡便に製造することができるものである。

【0026】図3は、第3の発明の一実施例の概略素子断面図である。図3に示すように、半絶縁性GaAs基板211上に、不純物ドーパントGaAs動作層212をイオン注入により素子間分離を行い、不純物ドーパントGaAs動作層212上にゲート電極213を形成し、ゲートパターンに対してセルフアラインによりオーミック電極214を形成する。ゲート電極213とオーミック電極214の配線材料として、モリブデン215上に順次チタン216、銀217、を積層して電極配線を形成し、層間膜配線として酸化膜218を堆積し、スルーホール堆積後、2層配線219を設けることにより配線を形成する。

【0027】ここでは、1例としてモリブデン/チタン/銀という積層構造の電極配線をあげたが、モリブデン上のチタン、銀に限るものではなく、配線材料をモリブデンとすることにより、熱的な安定性が維持できると共に、上層に銀を配することにより、抵抗を下げるることができるものである。

【0028】ここでは、1例としてGaAs系IC用MESFETの電極配線についての実施例を説明したが、これに限るものではなく、配線を有するすべての半導体

6

装置に同様に利用することができる。また、配線を形成する材料も比抵抗がモリブデンの比抵抗よりも低く、かつ電子ビームあるいは抵抗加熱による蒸着が可能である材料を有すれば、他の材料でもよい。

【0029】この実施例により、熱的な安定性を維持しつつ、低い電気抵抗を有する電極を、微細にかつ簡便に製造することができるものである。

【0030】

【発明の効果】以上説明したように、本発明によれば、例えばIII-V族化合物半導体と、あるいはMIS構造に関しては絶縁膜と接触する金属として、高融点金属であるモリブデンを用いることにより、0.8eV程度と高いショットキー障壁を持ちつつ、化合物半導体と金属の界面構造の熱的な安定性の維持が実現できる。また、モリブデンは、融点が2610℃程度と、例えばタングステンシリサイドよりも500℃以上高いにもかかわらず、電子ビームにより5オングストローム/sec程度の割合で蒸着することができる。その上、電極または配線を形成する金属層に、モリブデンよりも比抵抗が低く、かつ電子ビームあるいは抵抗加熱による蒸着が可能な材料、例えば、銀、金、アルミニウム等を用いるため抵抗を低減することができる。例えば、上層に銀を配することにより、100μmのゲート幅を持つT型ゲートにおける抵抗を15Ω未満に抑えることができる。また、積層する金属が電子ビームあるいは抵抗加熱による蒸着が可能なため、リフトオフプロセスを用いることができ、ドライプロセスによるダメージを防ぐことができ、かつ簡便な方法でサブミクロンを有する微細パターンを形成することができる。

【図面の簡単な説明】

【図1】第1の発明の一実施例の概略素子断面図である。

【図2】第2の発明の一実施例の概略素子断面図である。

【図3】第3の発明の一実施例の概略素子断面図である。

【図4】従来のMESFETの概略素子断面図である。

【図5】従来のMISFETの概略素子断面図である。

【図6】従来のIC用MESFETの概略素子断面図である。

【符号の説明】

11, 21, 111, 121, 211, 221 GaAs基板

12, 22 アンドープGaAsバッファ層

13, 23, 212, 222 不純物ドーパントGaAs動作層

14, 24 不純物ドーパントGaAsコンタクト抵抗低減用キャップ層


15, 27, 115, 126 ソース電極

16, 28, 116, 127 ドレイン電極


7  
 17, 25, 117, 215, 225 モリブデン  
 18, 118, 216 チタン  
 19, 119, 217 銀  
 26 タングステン  
 112, 122 アンドープGaAs電子走行層  
 113, 123 アンドープAlGaAs絶縁膜層

8  
 114, 124 アンドープGaAs絶縁膜層  
 125 タングステンシリサイド  
 213, 223 ゲート電極  
 214, 224 オーミック電極  
 218, 226 酸化膜  
 219, 227 2層配線


【図1】




【図2】




【図3】



【図4】



【図5】



【図6】

